Научный архив: статьи

Обеспечение информационной безопасности критически важных систем в условиях эволюции киберугроз требует перехода к адаптивным системам защиты, основанным на архитектурно-устойчивых решениях. В работе представлена комплексная архитектура безопасности, интегрирующая аппаратные механизмы виртуализации MIPS64-V4 и технологию IOMMU с системой мониторинга аппаратных сигнатур процессора для создания эшелонированной системы защиты. В рамках исследования разработана многоуровневая модель безопасности, где аппаратная виртуализация MIPS64-V4 обеспечивает изоляцию вычислительных сред через гостевые режимы выполнения и теневые регистры, а технология IOMMU гарантирует защиту от несанкционированного доступа через периферийные устройства. Особое внимание уделено системному подходу к организации адаптивной безопасности, сочетающему превентивные механизмы изоляции с активным мониторингом микроархитектурных характеристик процессора. Центральным элементом работы является методология использования аппаратных счетчиков производительности MIPS-процессора для детектирования аномальной активности. Предложенная система корреляционного анализа аппаратных событий позволяет идентифицировать сложные кибератаки, включая ROP/JOP-атаки и атаки на временные каналы, через мониторинг характеристик предсказания переходов, промахов кэш-памяти и нарушений в работе подсистемы виртуальной памяти. Ключевым результатом исследования стала интеграция механизмов аппаратной виртуализации с системой адаптивного мониторинга, реализующая замкнутый цикл безопасности: непрерывный мониторинг → обнаружение аномалий → изоляция и восстановление → адаптация. Разработана трехуровневая архитектура системы, включающая этапы сбора данных, препроцессинга и корреляционного анализа с динамической реконфигурацией защитных механизмов. Теоретические положения и архитектурные решения, представленные в работе, формируют основу для создания доверенных вычислительных платформ нового поколения и открывают перспективы для дальнейших исследований в области аппаратно-ориентированной кибербезопасности.

Применимость методов машинного обучения для тестирования моделей процессора в настоящее время исследуется в крупнейших иностранных технологических компаниях (исследовательские центры ARM, Intel, IBM и другие) и институтах. Однако исследования проводятся только с точки зрения машинного обучения в области формальной верификации, генерации тестов с использованием символического выполнения и решения ограничений, а также для поиска нерегулярных ошибок в уже изготовленном кристалле СБИС микропроцессора. Новизна предлагаемого решения в применении машинного обучения для имитации поведения приложений пользователя с целью повышения качества тестирования RTL-модели микропроцессора направленными псевдослучайными методами генерации тестов. В рамках данной работы планируется показать применимость инструментов машинного обучения для функциональной верификации RTL-модели микропроцессора на системном уровне. Основным результатом проведенного исследования является возможность имитировать поведение набора пользовательских приложений на уровне машинного кода, а также автоматизация процесса анализа труднодостижимых в рамках классического маршрута верификации ситуаций с целью повышения тестового покрытия.