Стремительное развитие технологий глубокого обучения и их широкое внедрение в различных областях требует эффективных решений для аппаратного ускорения вычислительно сложных моделей нейронных сетей. В качестве аппаратной платформы для акселерации задач глубокого обучения особый интерес представляют программируемые пользователем вентильные матрицы, сочетающие гибкость перепрограммирования и эффективность аппаратной реализации. Вентильные матрицы обеспечивают возможность тонкой настройки вычислительных конвейеров и совершенствования иерархии памяти, что позволяет достичь существенного снижения латентности и повышения энергоэффективности при выполнении фазы обучения и логического вывода. Приведены теоретические и практические достижения в усовершенствовании компонентов и архитектуры программируемых пользователем вентильных матриц для эффективного ускорения алгоритмов глубокого обучения. Рассмотрены различные подходы к построению акселераторов: от структурно-фиксированных ускорителей до программно-конфигурируемых аппаратных ускорителей, обеспечивающих баланс между производительностью и адаптивностью ускорителя. Особое внимание уделено усовершенствованию компонентов программируемых пользователем вентильных матриц и их специализации для эффективной реализации базовых операций глубокого обучения, включая матричные вычисления и операции умножения с накоплением различной точности Отдельные результаты работы получены в рамках выполнения государственного задания (FSFN-2024-0086)
Идентификаторы и классификаторы
- SCI
- Физика
Энергоэффективность и экономическая целесообразность — основные факторы при совершенствовании ускорителей ГНС для их внедрения в автономные устройства. При выполнении логического вывода ГНС на устройствах с батарейным питанием действуют жесткие ограничения энергопотребления, что требует применения высокоэффективного вычислительного оборудования. Специализированные заказные микросхемы позволяют достичь лучших показателей энергоэффективности, однако они имеют существенные ограничения — отсутствие гибкости в адаптации к различным системам и алгоритмам, значительные невозвратные затраты на проектирование и увеличенное время разработки, производства и тестирования, что может оказаться критичным в ряде применений [10].
Если у вас возникли вопросы или появились предложения по содержанию статьи, пожалуйста, направляйте их в рамках данной темы.
Список литературы
1. LeCun Y., Bengio Y., Hinton G. Deep learning. Nature, 2015, vol. 521, no. 553, pp. 436-444. DOI: 10.1038/nature14539
2. Schmidhuber J. Deep learning in neural networks: an overview. Neural Netw., 2015, vol. 61, pp. 85-117. DOI: 10.1016/j.neunet.2014.09.003 EDN: YEWUEF
3. Rosenblatt F. The perceptron: a probabilistic model for information storage and organization in the brain. Psychol. Rev., 1958, vol. 65, no. 6, pp. 386-408. DOI: 10.1037/h0042519
4. LeCun Y., Bottou L., Bengio Y., et al. Gradient-based learning applied to document recognition. Proc. IEEE, 1998, vol. 86, no. 11, pp. 2278-2324. DOI: 10.1109/5.726791
5. Rumelhart D.E., Hinton G.E., Williams R.J. Learning internal representations by error propagation. Technical Report ICS-8504. San Diego, University of California, Institute for Cognitive Science, 1985.
6. Vaswani A., Shazeer N., Parmar N., et al. Attention is all you need. Proc. 31st. NIPS, 2017, pp. 6000-6010. DOI: 10.1007/s11704-025-50480-3
7. Шахнов В.А., Власов А.И., Поляков Ю.А. и др. Нейрокомпьютеры: архитектура и схемотехника. М., Машиностроение, 2000. EDN: RVYJUX
8. Левин И.И., Дордопуло А.И., Каляев И.А. и др. Высокопроизводительные реконфигурируемые вычислительные системы на основе ПЛИС Virtex-7. Труды Института математики и информатики Национальной академии наук Беларуси, 2014, № 6, с. 3-7. EDN: SICIMB
9. Каляев И.А., Левин И.И. Реконфигурируемые мультиконвейерные вычислительные системы для решения потоковых задач. Известия Южного федерального университета. Технические науки, 2011, № 2, с. 12-22. EDN: OZQLKX
10. Ахметов Н.Р., Власов А.И., Димитров Д.А. и др. Перспективная элементная база для СМАРТ-систем в условиях цифровой трансформации промышленности. Датчики и системы, 2021, № 1, с. 9-17. DOI: 10.25728/datsys.2021.1.2 EDN: UCZNJJ
11. Дордопуло А.И., Каляев И.А., Левин И.И. и др. Высокопроизводительные реконфигурируемые вычислительные системы нового поколения. Вычислительные методы и программирование, 2011, т. 12, № 4, с. 82-89. EDN: OJAZNN
12. Власов А.И. Аппаратная реализация нейровычислительных управляющих систем. Приборы и системы. Управление, контроль, диагностика, 1999, № 2, с. 61-65. EDN: TEKPVZ
13. Sozzo E.D., Conficconi D., Zeni A., et al. Pushing the level of abstraction of digital system design: a survey on how to program FPGAs. ACM Comput. Surv., 2023, vol. 55, no. 5, art. 106. DOI: 10.1145/3532989
14. Zhang X., Wang J., Zhu C., et al. DNNBuilder: an automated tool for building high-performance DNN hardware accelerators for FPGAs. ICCAD’18, 2018, art. 56. DOI: 10.1145/3240765.3240801
15. Zhang X., Wang J., Zhu C., et al. AccDNN: an IP-Based DNN generator for FPGAs. IEEE 26th FCCM, 2018, p. 210. DOI: 10.1109/FCCM.2018.00044
16. Guan Y., Liang H., Xu N., et al. FP-DNN: an automated framework for mapping deep neural networks onto FPGAs with RTL-HLS hybrid templates. IEEE 25th FCCM, 2017, pp. 152-159. DOI: 10.1109/FCCM.2017.25
17. Zhang X., Ye H., Wang J., et al. DNNExplorer: a framework for modeling and exploring a novel paradigm of FPGA-based DNN accelerator. ICCAD’20, 2020, art. 61. DOI: 10.1145/3400302.3415609
18. Feng L., Liu W., Guo C., et al. GANDSE: generative adversarial network-based design space exploration for neural network accelerator design. ACM TODAES, 2023, vol. 28, no. 3, art. 35. DOI: 10.1145/3570926
19. Xu P., Zhang X., Hao C., et al. AutoDNNchip: an automated DNN chip predictor and builder for both FPGAs and ASICs. FPGA’20, 2020, pp. 40-50. DOI: 10.1145/3373087.3375306
20. Venieris S.I., Bouganis C. fpgaConvNet: a framework for mapping convolutional neural networks on FPGAs. IEEE 24th FCCM, 2016, pp. 40-47. DOI: 10.1109/FCCM.2016.22
21. Wang Y., Xu J., Han Y., et al. DeepBurning: automatic generation of FPGA-based learning accelerators for the neural network family. DAC’16, 2016, art. 110. DOI: 10.1145/2897937.2898003
22. Guan Y., Liang H., Xu N., et al. FP-DNN: an automated framework for mapping deep neural networks onto FPGAs with RTL-HLS hybrid templates. IEEE 25th FCCM, 2017, pp. 152-159. DOI: 10.1109/FCCM.2017.25
23. Ding Y., Wu J., Gao Y., et al. Model-platform optimized deep neural network accelerator generation through mixed-integer geometric programming. IEEE 31st FCCM, 2023, pp. 83-93. DOI: 10.1109/FCCM57271.2023.00018
24. Wang C., Zhang X., Cong J., et al. Addressing architectural obstacles for overlay with stream network abstraction. ArXiv:2411.17966. URL: https://arxiv.org/abs/2411.17966v1.
25. Abdelfattah M., Han D., Bitar A., et al. DLA: compiler and FPGA overlay for neural network inference acceleration. 28th FPL, 2018, pp. 411-417. DOI: 10.1109/FPL.2018.00077
26. Hu W., Xu D., Fan Z., et al. Vis-TOP: visual transformer overlay processor. ArXiv:2110.10957. DOI: 10.48550/arXiv.2110.10957
27. Zhang X., Wang J., Zhu C., et al. DNNBuilder: an automated tool for building high-performance DNN hardware accelerators for FPGAs. ICCAD’18, 2018, art. 56. DOI: 10.1145/3240765.3240801
28. Bai Y., Zhou H., Zhao K., et al. LTrans-OPU: a low-latency FPGA-based overlay processor for transformer networks. 33rd FPL, 2023, pp. 283-287. DOI: 10.1109/FPL60245.2023.00048
29. Khan H., Khan A., Khan Z.F., et al. NPE: an FPGA-based overlay processor for natural language processing. FPGA’21, 2021, p. 227. DOI: 10.1145/3431920.3439477
30. Zhao B.-B., Wang Y., Zhang H., et al. 4-bit CNN Quantization method with compact LUT-based multiplier implementation on FPGA. IEEE Trans. Instrum. Meas., 2023, vol. 72, art. 2008110. DOI: 10.1109/TIM.2023.3324357
31. Gerlinghoff D., Choong B.C.M., Goh R., et al. Table-lookup MAC: scalable processing of quantised neural networks in FPGA soft logic. FPGA’24, 2024, pp. 235-245. DOI: 10.1145/3626202.3637576
32. Vakili S., Vaziri M., Zarei A., et al. DyRecMul: fast and low-cost approximate multiplier for FPGAs using dynamic reconfiguration. arXiv:2310.10053. DOI: 10.48550/arXiv.2310.10053
33. Awais M., Zahir A., Shah S.A.A., et al. Toward optimal softcore carry-aware approximate multipliers on xilinx FPGAs. ACM TECS, 2023, vol. 22, no. 4, art. 76. DOI: 10.1145/3564243
34. Haghi P., Kamal M., Afzali-Kusha A., et al. O4-DNN: a hybrid DSP-LUT-based processing unit with operation packing and out-of-order execution for efficient realization of convolutional neural networks on FPGA devices. IEEE Trans. Circuits Syst. I: Regul. Pap., 2020, vol. 67, no. 9, pp. 3056-3069. DOI: 10.1109/TCSI.2020.2986350 EDN: OIDVIN
35. Wang E., Davis J.J., Cheung P., et al. LUTNet: rethinking inference in FPGA soft logic. IEEE 27th FCCM, 2019, pp. 26-34. DOI: 10.1109/FCCM.2019.00014
36. Wang E., Davis J.J., Cheung P., et al. LUTNet: learning FPGA configurations for highly efficient neural network inference. IEEE Trans. Comput., 2020, vol. 69, no. 12, pp. 1795-1808. DOI: 10.1109/TC.2020.2978817
37. Wang E., Auffret M., Stavrou G., et al. Logic shrinkage: learned connectivity sparsification for LUT-based neural networks. ACM TRETS, 2023, vol. 16, no. 4, art. 57. DOI: 10.1145/3583075
38. Wang E., Davis J.J., Stavrou G., et al. Logic shrinkage: learned FPGA netlist sparsity for efficient neural network inference. FPGA’22, 2022, pp. 101-111. DOI: 10.1145/3490422.3502360
39. Xie Y., Li Z., Diaconu D., et al. LUTMUL: exceed conventional FPGA roofline limit by LUT-based efficient multiplication for neural network inference. ArXiv2411.11852. DOI: 10.48550/arXiv.2411.11852
40. Cao Y., Wang C., Tang Y. Explore efficient LUT-based architecture for quantized convolutional neural networks on FPGA. IEEE 28th FCCM, 2020, p. 232. DOI: 10.1109/FCCM48280.2020.00065
41. Cao Y., Song C., Tang Y. Efficient LUT-based FPGA accelerator design for universal quantized CNN inference. ASSE’21, 2021, pp. 108-115. DOI: 10.1145/3456126.3456140
42. Neda N., Ullah S., Ghanbari A., et al. Multi-precision deep neural network acceleration on FPGAs. 27th ASP-DAC, 2022, pp. 454-459. DOI: 10.1109/asp-dac52403.2022.9712485
43. Lee S., Kim D., Nguyen D., et al. Double MAC on a DSP: boosting the performance of convolutional neural networks on FPGAs. IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., 2019, vol. 38, no. 5, pp. 888-897. DOI: 10.1109/TCAD.2018.2824280
44. Ding C. Dynamic precision multiplier for deep neural network accelerators. IEEE 33rd SOCC, 2020, pp. 180-184. DOI: 10.1109/socc49529.2020.9524752
45. Neda N. Multi-precision deep neural network acceleration on FPGAs. 27th ASP-DAC, 2022, pp. 454-459. DOI: 10.1109/asp-dac52403.2022.9712485
46. Raees P.C.M., Akshayraj M.R., Gopi Varun P., et al. Dynamic precision scaling in MAC units for energy-efficient computations in deep neural network accelerators. 28th VDAT, 2024. DOI: 10.1109/VDAT63601.2024.10705697
47. Sommer J., Ozkan A., Keszocze O., et al. DSP-packing: squeezing low-precision arithmetic into FPGA DSP blocks. 32nd FPL, 2022, pp. 160-166. DOI: 10.1109/FPL57034.2022.00035
48. Zhang J., Zhang M., Cao X., et al. Uint-packing: multiply your DNN accelerator performance via unsigned integer DSP packing. 60th ACM/IEEE DAC, 2023. DOI: 10.1109/DAC56929.2023.10247773
49. Kalali E., van Leuken R. Near-precise parameter approximation for multiple multiplications on a single DSP block. IEEE Trans. Comput., 2022, vol. 71, no. 9, pp. 2036-2047. DOI: 10.1109/TC.2021.3119187
50. Li R., Jiang B., Xu H. Mixed DSP packing method for convolutional neural network on FPGA. Proc. SPIE, 2023, vol. 12800. DOI: 10.1117/12.3004070
51. Rasoulinezhad S., Zhou H., Wang L., et al. PIR-DSP: an FPGA DSP block architecture for multi-precision deep neural networks. IEEE 27th FCCM, 2019, pp. 35-44. DOI: 10.1109/FCCM.2019.00015
52. Liu Y., Rai S., Ullah S., et al. High-flexibility designs of quantized runtime reconfigurable multi-precision multipliers. IEEE Embed. Syst. Lett., 2023, vol. 15, no. 4, pp. 194-197. DOI: 10.1109/LES.2023.3298736
53. Liu X., Wu X., Shao H., et al. A flexible FPGA-based accelerator for efficient inference of multi-precision CNNs. IEEE ISCAS, 2024. DOI: 10.1109/ISCAS58744.2024.10557882
54. Huang M., Liu Y., Huang S., et al. Multi-bit-width CNN accelerator with systolic-in-systolic dataflow and single DSP multiple multiplication scheme. FPGA’23, 2023, p. 229. DOI: 10.1145/3543622.3573209
55. Huang M., Liu Y., Man C., et al. A high performance multi-bit-width booth vector systolic accelerator for NAS optimized deep learning neural networks. IEEE Trans. Circuits Syst. I: Regul. Pap., 2022, vol. 69, no. 9, pp. 3619-3631. DOI: 10.1109/TCSI.2022.3178474 EDN: UPJRWK
56. Zheng Y., Li Z., Sun K., et al. A 40 nm area-efficient effective-bit-combination-based DNN accelerator with the reconfigurable multiplier. IEEE 5th AICAS, 2023. DOI: 10.1109/AICAS57966.2023.10168550
57. Ghavami B., Sajadi M., Shannon L., et al. Boosting multiple multipliers packing on FPGA DSP blocks via truncation and compensation-based approximation. IEEE ISVLSI, 2024, pp. 222-227. DOI: 10.1109/ISVLSI61997.2024.00049
58. Rehman A., Vakili S. A cost-effective FPGA-based approximate multiplier for machine learning acceleration. IEEE 14th PAAP, 2023. DOI: 10.1109/PAAP60200.2023.10391619
59. Ullah S., Rehman S., Prabakaran B., et al. Area-optimized low-latency approximate multipliers for FPGA-based hardware accelerators. DAC’18, 2018, art. 159. DOI: 10.1145/3195970.3195996
60. Chen Y., Dotzel J., Abdelfattah M. M4BRAM: mixed-precision matrix-matrix multiplication in FPGA block RAMs. ICFPT, 2023, pp. 69-78. DOI: 10.1109/ICFPT59805.2023.00013
61. Luo E., Huang H., Liu C., et al. DeepBurning-MixQ: an open source mixed-precision neural network accelerator design framework for FPGAs. IEEE/ACM ICCAD, 2023. DOI: 10.1109/ICCAD57390.2023.10323831
62. Chen Y., Abdelfattah M. BRAMAC: compute-in-BRAM architectures for multiply-accumulate on FPGAs. 31st IEEE FCCM, 2023, pp. 52-62. DOI: 10.1109/FCCM57271.2023.00015
63. Kabir M.A., Kamucheka T., Fredricks N., et al. IMAGine: an in-memory accelerated GEMV engine overlay. 34th FPL, 2024, pp. 220-226. DOI: 10.1109/FPL64840.2024.00038
64. Kabir M.A., Kamucheka T., Fredricks N., et al. The BRAM is the limit: shattering myths, shaping standards, and building scalable PIM accelerators. 32nd IEEE FCCM, 2024, p. 223. DOI: 10.1109/FCCM60383.2024.00045
Выпуск
Другие статьи выпуска
Проанализированы статистические данные по авиационным инцидентам, возникающим в зоне аэродрома, и исследования современных программных решений, предназначенных для предотвращения конфликтных ситуаций при рулении в зоне аэродрома. Приведен обзор технологий для бортового оборудования, таких как функции “Движущаяся карта аэропорта” (Airport Moving Map, AMM), “Оповещение на поверхности” (Surface Alerting Function, SAF), система предупреждения о положении относительно взлетно-посадочной полосы (Runway Awareness and Advisory System, RAAS), система предотвращения выкатывания за пределы взлетно-посадочной полосы (Runway Overrun Prevention System, ROPS). Определены ключевые функции рассматриваемых технологий, которые направлены на повышение ситуационной осведомленности, снижение рабочей нагрузки и оперативное информирование о возможных угрозах безопасности пилотов (экипажа). В результате проведенного анализа выявлены перспективы разработки нового программного обеспечения, способного уменьшить рабочую нагрузку в условиях интенсивного воздушного и наземного трафиков, а также неблагоприятных погодных условий. Решения ориентированы на снижение рисков, обусловленных воздействием человеческого фактора, таких как несанкционированные выезды на взлетно-посадочную полосу и выкатывание за ее пределы, потеря ориентации на аэродроме
Рассмотрены влияние модуля имитации сетчатки глаза человека на возможность распознавания образов нейронной сетью, существующие программные модели сетчатки и их применение в задаче распознавания образов. Разработан модуль имитации сетчатки глаза человека. Модуль состоит из трех слоев. Первый слой имитирует рецепторы сетчатки глаза человека, предложены варианты расположения на этом слое программных рецепторов. Второй и третий слои модуля имитируют слои биполярных и ганглиозных клеток сетчатки. Для этих слоев разработан вариант организации рецептивных полей нейронов. Выполнена оценка качества работы модуля сетчатки глаза человека на задаче распознавания образов. Тестирование проведено на полносвязной нейронной сети. Создано две модели с одинаковыми параметрами. Одна обучалась на выборке изображений фруктов, сфотографированных с разных ракурсов, в оттенках серого, другая — на той же выборке, но предварительно обработанной с помощью модуля имитации сетчатки глаза человека. Приведены графики обучения нейронной сети на обеих выборках, результаты распознавания образов нейронной сетью и рекомендации по использованию описанного модуля
Оценка функционального состояния человека выполняется при оптимизации производственных процессов, распределении трудовых ресурсов, определении соответствующей физической и нервно-психической нагрузки, повышении нервно-психической устойчивости и проведении профилактических мероприятий против различных заболеваний. Рассмотрены подходы к оценке функционального состояния человека, а также данные, используемые для оценки состояния, и методы их сбора. Описаны метрики состояния человека и способы их интерпретации в контексте таких аспектов состояния, как вовлеченность и стресс. Предложен метод автоматизированной оценки состояния как свертки показателей, определяемых на основе разнородных данных, собираемых в процессе деятельности человека, что позволяет учитывать различные аспекты состояния и повышать степень уверенности в результатах его оценки. Из-за сложности интерпретации и интеграции разнородных данных обобщенная оценка состояния проводится с использованием механизма нечеткого вывода. Приведена архитектура интеллектуальной системы, включающая в себя подсистему оценки состояния, интерфейс прикладного программирования (API) и подсистему сбора данных. Разработана подсистема сбора данных пользователя, работающего за компьютером. Определены направления дальнейших исследований, связанные с расширением набора оцениваемых состояний человека и модификацией показателей оценки
Проведено сравнение методик контроля цифровых высокоскоростных интерфейсов передачи данных. Для оптимизации времени проверок применен параметрический контроль ключевых характеристик высокоскоростного интерфейса передачи данных, для отладки программного обеспечения — функциональный контроль с добавлением искажений передаваемых данных. Рассмотрены особенности контроля интерфейсов с учетом скорости передачи данных, их архитектур и функциональных особенностей. Для систематизации проверок интерфейса применен вариант разбиения методов контроля с привязкой к уровням сетевой модели OSI-интерфейса. Приведены рекомендации по выбору средств измерений для анализа сигналов. Рассмотрены аспекты методик параметрического контроля. Разрабатываемые методики параметрического контроля высокоскоростных интерфейсов позволяют контролировать параметры скоса и джиттера сигнала. Такие измерения представляют собой более сложную задачу, чем измерение времени нарастания сигнала и амплитуды. Приведены результаты сравнения параметров интерфейсов мультиплексного канала информационного обмена, SpaceWire и Serial RapidIO применительно к задаче контролепригодности — важного фактора, влияющего на стоимость и сложность такой разработки
Рассмотрены диссипативные процессы, протекающие в типовых внутренних неразъемных (клеевых и паяных) соединениях волновых твердотельных гироскопов, реализуемых при сборке резонатора с основанием и установке пьезоэлементов на его поверхность. Часть энергии колебаний резонатора рассеивается за счет объемных и термоупругих процессов в материале соединительных слоев, что существенно ухудшает характеристики прибора. Этот эффект можно уменьшить путем балансировки резонатора, увеличения площади соединения, уменьшения толщины соединительного слоя и подбора материала слоя с малым объемным внутренним трением. Осевая асимметрия такого соединения приводит к зависимости вносимых потерь от окружного угла. В соединении пьезоэлемент–резонатор, кроме объемного внутреннего трения, следует учитывать возникающие при изгибных колебаниях термоупругие потери. Определено, что использование паяных соединений предпочтительнее по сравнению с клеевыми при толщине слоя менее ~ 20 мкм, тиксотропные свойства клеев приводят к гистерезису их неупругих свойств при нагреве и охлаждении, и, следовательно, к погрешностям волновых твердотельных гироскопов. Проанализировано влияние конфигурации внутренних неразъемных соединений и свойств материала соединительного слоя на рассеяние энергии колебаний
Оценка готовности современной измерительной техники к применению по назначению основана на результатах наблюдения за множеством параметров, статистика выхода за поле допуска которых базируется на различных законах распределения. Поставлена задача — определить эффективность метрологического обеспечения измерительной техники, применяя теорию полумарковских моделей процесса их эксплуатации. Предложена полумарковская модель процесса эксплуатации измерительной техники с возможностью проведения ее поверок разными способами. Модель отражает стационарный процесс эксплуатации измерительной техники, в котором установленная на объекте измерительная техника может быть поверена отличающимися по процедуре исполнения способами (с демонтажем или без демонтажа, с использованием эталонов или встроенных мер). Приведены граф переходов измерительной техники в процессе эксплуатации в разных состояниях и матрица вероятностей переходов состояний, а также рассчитаны коэффициенты достоверности информации о состоянии измерительной техники и готовности ее к применению по назначению. Из приведенных результатов моделирования процесса эксплуатации измерительной техники следует, что комбинируя разные способы поверок, можно обеспечить необходимые значения коэффициентов достоверности информации о состоянии измерительной техники и готовности ее к применению по назначению для выполнения определенных задач
На основе экспериментально измеренных спектров отражения проведено исследование эффективности перспективного рефлектометрического метода обнаружения разливов нефтепродуктов на земной поверхности в ближнем ИК-диапазоне. Выполнено математическое моделирование работы исследуемого рефлектометрического метода с помощью аппаратуры с различным спектральным разрешением для земной поверхности с разными элементами ландшафта. При математическом моделировании использованы спектры отражения различных видов почв, загрязненных нефтью, дизельным топливом, моторным маслом и бензином, и спектры отражения чистых (незагрязненных нефтепродуктами) видов песка, глины, суглинка, свежей и сухой хвойной и лиственной растительности, мха, лишайников, пастбищ, болот. При обнаружении нефтяных загрязнений на земной поверхности наилучшие результаты получены при использовании для расчета углеводородного индекса трех узких спектральных диапазонов длин волн: 1,73, 2,095 и 2,33 мкм. Показано, что в этом случае для относительного среднеквадратического значения шума измерения, равного 3 %, рефлектометрический метод обнаружения нефтяных загрязнений на земной поверхности может потенциально обеспечить вероятность правильного обнаружения нефтяных загрязнений ~ 0,92 при вероятности ложных тревог ~ 0,03
Издательство
- Издательство
- МГТУ им. Н.Э. Баумана
- Регион
- Россия, Москва
- Почтовый адрес
- 105005, г. Москва, вн. тер. г. муниципальный округ Басманный, ул. 2-я Бауманская, д. 5, с. 1
- Юр. адрес
- 105005, г. Москва, вн. тер. г. муниципальный округ Басманный, ул. 2-я Бауманская, д. 5, с. 1
- ФИО
- Гордин Михаил Валерьевич (Ректор)
- E-mail адрес
- bauman@bmstu.ru
- Контактный телефон
- +7 (499) 2636377
- Сайт
- https://bmstu.ru/