Статья: СИНТЕЗ САМОПРОВЕРЯЕМЫХ ЦИФРОВЫХ УСТРОЙСТВ НА ОСНОВЕ ЛОГИЧЕСКОЙ КОРРЕКЦИИ СИГНАЛОВ С ПРИМЕНЕНИЕМ ВЗВЕШЕННЫХ КОДОВ БОУЗА - ЛИНА (2024)

1. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. - М.: Радио и связь, 1989. - 208 с.

2. Lala, P.K. Self-Checking and Fault-Tolerant Digital Design. - San Francisco: Morgan Kaufmann Publishers, 2001. - 216 p.

3. Gharibi W., Hahanov V., Chumachenko S., et al. Vector-Logic Computing for Faults-As-Address Deductive Simulation // IAES International Journal of Robotics and Automation. - 2023. - Vol. 12, no. 3. - P. 274-288. -. DOI: 10.11591/ijra.v12i3.pp274-288 EDN: KBNPNT

4. Ubar R., Raik J., Jenihhin M., Jutman A. Structural Decision Diagrams in Digital Test: Theory and Applications. - Cham: Springer Nature Switzerland AG, 2024. - 595 p. -. DOI: 10.1007/978-3-031-44734-1

5. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). - М.: Энергоатомиздат, 1981. - 320 с.

6. Дрозд А.В., Харченко В.С., Антощук С.Г. Рабочее диагностирование безопасных информационно-управляющих систем / Под ред. А.В. Дрозда и В.С. Харченко. - Харьков: Национальный аэрокосмический университет им. Н.Е. Жуковского “ХАИ”, 2012. - 614 с.

7. Mikoni, S. Top Level Diagnostic Models of Complex Objects // Lecture Notes in Networks and Systems. - 2022. - Vol. 442. - P. 238-249. -. DOI: 10.1007/978-3-030-98832-6_21 EDN: QHJNEQ

8. Bennetts, R.G. Design of Testable Logic Circuits. - Boston: Addison-Wesley Publishing Company, 1984. - 164 p.

9. McCluskey, E.J. Logic Design Principles (with Emphasis on Testable Semicustom Circuits). - New Jersey: Prentice-Hall, 1986. - 549 p.

10. Abramovici, M., Breuer, M.A., Friedman, A.D. Digital System Testing and Testable Design. - New Jersey: IEEE Press, 1998. - 652 p.

11. Göessel, M., Ocheretny, V., Sogomonyan, E., Marienfeld, D. New Methods of Concurrent Checking: Edition 1. - Dordrecht: Springer Science+Business Media B.V., 2008. - 184 p.

12. Sahana A.R., Chiraag V., Suresh G., et al. Application of Error Detection and Correction Techniques to Self-Checking VLSI Systems: An Overview // Proceedings of 2023 IEEE Guwahati Subsection Conference (GCON). - Guwahati, 2023. -. DOI: 10.1109/GCON58516.2023.10183449

13. Mitra, S., McCluskey, E.J. Which Concurrent Error Detection Scheme to Сhoose? // Proceedings of International Test Conference. - Atlantic City, 2000. - P. 985-994. -. DOI: 10.1109/TEST.2000.894311

14. Сагалович Ю.Л., Соломенников В.Ю. Обнаружение неисправностей в схемной реализации системы монотонных булевых функций // Проблемы передачи информации. - 1997. - Т. 33, № 2. - С. 81-93.

15. Гессель М., Дмитриев А.В., Сапожников В.В., Сапожников Вл.В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. - 1999. - № 11. - С. 162-174. EDN: OKENAD

16. Ефанов Д.В., Погодина Т.С. Исследование свойств самодвойственных комбинационных устройств с контролем вычислений на основе кодов Хэмминга // Информатика и автоматизация. - 2023. - Т. 22, № 2. - C. 349-392. -. DOI: 10.15622/ia.22.2.5 EDN: FGQINF

17. Ефанов Д.В. Особенности реализации самопроверяемых структур на основе метода инвертирования данных и линейных кодов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. - 2023. - № 65. - С. 126-138. -. DOI: 10.17223/19988605/65/13 EDN: TRBPKC

18. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. - 2005. - № 8. - С. 161-172. EDN: NSLBVF

19. Goessel, M., Graf, S. Error Detection Circuits. - London: McGraw-Hill, 1994. - 261 p.

20. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации. - М.: Наука, 2020. - 383 s. EDN: GGAYJS

21. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. - М.: Наука, 2021. - 455 с. EDN: KIHERR

22. Аксёнова Г.П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. - 1979. - № 9. - С. 126-135.

23. Piestrak, S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. - Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. - 111 p.

24. Das, D., Touba, N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes // Journal of Electronic Testing: Theory and Applications. - 1999. - Vol. 15, iss. 1-2. - P. 145-155. - :1008344603814. DOI: 10.1023/A EDN: LUPYXV

25. Efanov, D.V., Sapozhnikov, V.V., Sapozhnikov, Vl.V. The Self-Checking Concurrent Error-Detection Systems Synthesis Based on the Boolean Complement to the Bose-Lin Codes with the Modulo Value M = 4 // Electronic Modeling. - 2021. - Vol. 43, iss. 1. - P. 28-45. -. DOI: 10.15407/emodel.43.01.028 EDN: WZJVWU

26. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Способ построения семейства кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах // Информатика. - 2019. - Т. 16, № 3. - С. 101-118. EDN: SKOLMH

27. Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства. - СПб: Энергоатомиздат, 1992. - 224 с. EDN: UGZVWP

28. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. О свойствах кода с суммированием в схемах функционального контроля // Автоматика и телемеханика. - 2010. - № 6. - С. 155-162. EDN: MTHBAP

29. Пашуков А.В. Применение взвешенных кодов с суммированием при синтезе схем встроенного контроля по методу логического дополнения // Автоматика на транспорте. - 2022. - Т. 8, № 1. - С. 101-114. -. DOI: 10.20295/2412-9186-2022-8-01-101-114 EDN: FGEVFU

30. Patent US3559167A. Self-Checking Error Checker for Two-Rail Coded Data: ser. no. 747533: filed July 25, 1968: patented Jan. 26, 1971 / Carter, W.C., Duke, K.A., Schneider, P.R.
31. Закревский А.Д., Поттосин Ю.В., Черемисинова Л.Д. Логические основы проектирования дискретных устройств. - М.: Физматлит, 2007. - 592 с. EDN: MVSVGV

32. Morosow, A., Sapozhnikov, V.V., Sapozhnikov, Vl.V., Goessel, M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. - 1998. - Vol. 5, iss. 4. - P. 333-345. -. DOI: 10.1155/1998/20389 EDN: LFCPZB

33. Efanov, D.V., Sapozhnikov, V.V., Sapozhnikov, Vl.V. Organization of a Fully Self-Checking Structure of a Combinational Device Based on Searching for Groups of Symmetrically Independent Outputs // Automatic Control and Computer Sciences. - 2020. - Vol. 54, iss. 4. - P. 279-290. -. DOI: 10.3103/S0146411620040045 EDN: ZXEBEY

34. Collection of Digital Design Benchmarks. - URL: https://ddd.fit.cvut.cz/www/prj/Benchmarks/ (дата обращения: 24.02.24). [Accessed February 24, 2024.].

35. Sentovich, E.M., Singh, K.J., Moon, C. Sequential Circuit Design Using Synthesis and Optimization // Proceedings of IEEE International Conference on Computer Design: VLSI in Computers & Processors. Cambridge, 1992. - P. 328-333. -. DOI: 10.1109/ICCD.1992.276282

36. Sentovich, E.M., Singh K.J., Lavagno, L. SIS: A System for Sequential Circuit Synthesis. - Berkeley: Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, 1992. - 45 p.