Архив статей журнала
В статье рассматривается архитектура вычислительного узла конвейерного типа, предназначенная для реализации набора вычислений, соответствующих классам вычислительных задач с подобным набором операций и линейной последовательностью действий, для которой возможна реализация архитектуры с передачей данных между отдельными стадиями конвейера. В качестве типов задач рассматриваются цифровая обработка сигналов, вычисление трансцендентных и хэш-функций, базовые операции с плавающей точкой и операции вычисления выхода нейрона для построения нейроморфных вычислительных структур. Совмещение нескольких типов операций в рамках одного конфигурируемого конвейера позволяет расширить область применения таких вычислительных структур, реализуемых в составе СБИС ускорителей вычислений. Применение конфигурируемых конвейеров позволяет частично сконцентрировать вычислительные ресурсы, уменьшив таким образом возможное многообразие коммутаций между ними, характерное для многоядерных процессоров с архитектурой связей типа «решетка». Кроме того, характерные особенности задач цифровой обработки сигналов в виде большого динамического диапазона коэффициентов фильтра при их реализации в последовательном конвейерном вычислителе позволяют использовать минимально необходимое количество стадий конвейера, динамически адаптируя их к конкретному набору используемых коэффициентов фильтра. Аналогично выполняется операция «обрезки» при реализации нейросетей. Для конвейера предложено двухступенчатое конфигурирование с регистром конфигурации коммутаторов, содержащим несколько программируемых наборов управляющих сигналов, и памятью последовательности включения этих наборов, что позволяет динамически управлять работой конвейера при его реализации в составе СБИС.